### DIALOG(R)File 347:JAPIO (c) 2000 JPO & JAPIO. All rts. reserv.

## BEST AVAILABLE COPY

01676160 \*\*Image available\*\*

COMPLEMENTARY THIN FILM TRANSISTOR

PUB. NO.:

**60-154660** [JP 60154660 A]

PUBLISHED:

August 14, 1985 (19850814)

INVENTOR(s): OSHIMA HIROYUKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

59-011363 [JP 8411363]

FILED:

January 25, 1984 (19840125)

INTL CLASS:

[4] H01L-027/08; H01L-021/84; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 367, Vol. 09, No. 321, Pg. 153,

December 17, 1985 (19851217)

#### ABSTRACT

PURPOSE: To inexpensively manufacture a complementary thin film Tr by a simple method by adding both a doner and an acceptor as impurities of either one source, drain region of P-channel and N-channel thin film transistors.

CONSTITUTION: The channel regions 202, 203 of P type and N type thin films TR are formed on an insulating substrate 201. Then, gate insulating films 204, 205 and gate electrodes 206, 207 are further formed. Subsequently, after B is implanted, an activation is executed as an acceptor, and a P type semiconductor is formed. Thus, the source, drain regions 209, 210 of the P-channel TR are formed. In this case, acceptors are added similarly to regions 211, 212 to become source, drain regions of the N-channel TR. Thereafter, the P-channel TR is patterned, P is then implanted, an activation is executed as a doner. Thereafter, an interlayer insulating film 215 is accumulated by the normal method. Further, source electrodes 216, 218 and drain electrodes 217, 219 are formed.

# DIALOG(R)File 352:DERWENT WPI (c) 2000 Derwent Info Ltd. All rts. reserv.

004412256

WPI Acc No: 85-239134/198539

Complementary thin-film transistor - has P-channel thin-film transistor containing both acceptor and donor and N-channel thin-film transistor NoAbstract Dwg 0/4

Patent Assignee: SUWA SEIKOSHA KK (SUWA ) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **60154660** A 19850814 JP 8411363 A 19840125

198539 B

Priority Applications (No Type Date): JP 8411363 A 19840125

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 60154660 A 18

Title Terms: COMPLEMENTARY; THIN; FILM; TRANSISTOR; P; CHANNEL; THIN;

FILM;

TRANSISTOR; CONTAIN; ACCEPT; DONOR; N; CHANNEL; THIN; FILM; TRANSISTOR;

NOABSTRACT

Derwent Class: U11; U12; U14

International Patent Class (Additional): H01L-021/84; H01L-027/08;

H01L-029/78

File Segment: EPI

窗日本里特許庁(JP)

10 特許出顧公開

## ◎公開特許公報(A)

昭60-154660

Mint Cl.

識別配号

庁内整理番号

四公開 昭和60年(1985)8月14日

27/08 21/84 H 01 L

29/78

102

6655-5F

7739-5F 8422-5F

審査請求 未請求 発明の数 2 (全4頁)

の発明の名称

相補型薄膜トランジスタ

類 昭59-11363 2049

昭59(1984)1月25日 田田

仍発

弘 之 株式会社諏訪精工會 ŧĒ. 人 砂田

東京都新宿区西新宿2丁目4番1号

弁理士 最上 務 79代 理

空間の名称

相補遺帯膜トランジスタ

#### 停許請求の範囲

(1)ソース・ドレイン領域の不純物として、アク セプメとドナーの双方を含むアチヤネル型薄膜ト ランジスメと、ドナーのみを含む8チャネル型薄 裏トランジスタから構成されたことを特徴とする 相補型準蔵トランジスタ。

似ソース・ドレイン領域の不純物として、アク セプタのみを含むアチヤネル環帯展トランジスタ ドナーとアタセプタの双方を含むヨチャネル **型漆裏トランジスタから構成されたことを特徴と** する相補型専展トランジスタ。

#### 発明の評価な説明

#### く技能分野>

ヤポル型階膜トランジスメを集積化した相補奨率

膜トランジスタに関する。

#### く従来技術>

近年、絶縁基板上に薄膜トランジスタを形成す る技術の研究が活発に行われている。との技術は、 安価な透明絶象基板を用いて高品質の薄形デイス プレイを実現するアクテイプマトリックスパネル、 あるいは通常の半導体集積固路上にトランジスタ たどの銀動業子を形成する三次元集積回路。ある いは安価で高性能なイメージセンサ、あるいは高 密度のメモリーなど、数多くの応用が期待される ものである。

これらの応用では、薄膜トランジスタを単せる データのスイッチング素子として用いるのみでは たく、存農トランツスタでロジフタ回路を構成す るととが要求される。

との場合、一般に業子数が多くたるため、前費 電力を低減させる上で相補構成(ckcs)化が 必要とたる。 何えばアグティブマトリックスペネ 20周辺回路を解膜トランジスタで内蔵する場合 ,面素数化応じた数のシフトレジスタやパフファ、 あるいはアナログスイプテなどが必要となる。
一般には500段以上のシフトレジスタを内蔵したくではならない。また、三次元集費回路やイメーツセンサ、あるいは高密度メモリーなどの場合でも多数の案子が必要とされることは容易に類性である。とのように素子数が多い場合、その消費を日補標成にすることが必須となる。

しかし、相補型減減トランジスタは、Pチャネル型とメチャネル型の双方を集積化するため製造方法が複雑になり、したがって製造コストが高いという問題点を有してかり、このため、従来、充分な検討が行なわれてからず、実用化レベルに達していなかった。

#### く目的>

sī.

÷nj

本発明はこのような問題点を飲去するものであ り、その目的とするところは、相補型薄膜トラン ジスタを簡単な製造方法で安価に提供することに ある。

#### く叔妥>

本発明は、アチャネル型帯膜トランジスタとB チャネル型帯膜トランジスタのいずれか一方のソ ース・ドレイン領域の不純物として、ドナーとア クセプタの双方を添加したことを特徴とする相補 型薄膜トランジスタを提供するものである。 <実施例>

以下、実施例に基づいて、本発明を詳しく説明する。

第1図は本発明による相補型海路トランジスタの構造を示す断面図の1例である。101がPチャル型電路トランジスタ、102がBチャルル型海路トランジスタ、103はガラス、相補型海路トランジスタであり、相補型海路トランジスタであり、相前型海路トランジスタである。103はガラス、石板大力の映を出る。104,105はデレイン領域である。1104には一下電極、114はゲートに関連を開発してあり、111はゲートに関連を開発してあり、111はゲートに関連を関連してあり、1115・111はゲートに関連を関連してあり、1115・11

極である。本発明の特徴は、ソース・ドレイ<del>ン領</del> 娘の構成にあり、下記のいずれか一方の構成を取 る。

(1) Pチャネル競赛膜トランジスタのソース・ドレイン領域はアクセプタとドナーの双方を含有し、 ドナャネル型帯器トランジスタのソース・ドレイ ン領域はドナーのみを含有する。

(2) アナヤネル遠帯膜トランジスタのソース・ドレイン領域はアクセブタのみを含有し、3 チャネル型薄膜トランジスタのソース・ドレイン領域はドナーとアクセブタの双方を含有する。

すなわち、従来の相補型薄膜トランジスタでは アチャネル型のソース・ドレイン領域はアクセブ タのみを、メチャネル型のソース・ドレイン領域 はドナーのみを含有するのに対して、本発明では いずれか一方のソース・ドレイン領域にドナーと アクセブタの双方を含有せしめる。このようを構 成を取っても、半導体のP型あるいはB型の制御 は問題なく行なえる。

第2図は第1図に示した本発明による相補型簿

腰トランジスタの製造方法を示す図である。まず 第2図(a)のように、絶数券板201上に半寿 体容異を堆積させた後、所望のパターンを形成し て、アチャネル型荏睽トランジスタのチャネル飢 娘202及びNチャネル型群駅トランジスまのチ セネル領域203を形成する。その伎、熱酸化法 や気相成長法を用いてゲート絶録膜201。20 5 を形成し、さらにゲート電極 2 0 6 , 2 0 7 を 形成する。次に、第2図(b)のように、イオン 打ち込み法を用いてポロン208を1× 10<sup>48</sup>am<sup>-3</sup>打 ち込む。打ち込まれたポロンは後の無処理で否性 化してアクセプタとなり、『型半導体を形成する』 これにより、Pチャネル双≉数トランジスタのソ ース・ドレイン領域209,210が形成される。 との際、 Hナヤネル澄彦障トランジスタのソース トレイン領域となるべき領域211,212に も同様にアクセブタが盛加される。次に、錦2円 ( c )のように、Fチヤネル型帯際トランジスタ を、例えばフォトレジスト213で被覆して、り ンあるいはヒ無214を3×10<sup>48</sup> cm<sup>-2</sup>打ち込む。打

ち込まれたリンあるいはヒ葉は後の慈処理で活性 化してドナーとなる。したがって、仮域211及 び212には、1×10<sup>111</sup>cm<sup>-1</sup>に対応するアクセプタ と、8×10<sup>15</sup>cm<sup>-1</sup>化対応するドナーが含まれている。 イオン打ち込みの条件が最適化され、さらに活生 化率が充分に高ければ、この領域は、 2 × 10<sup>15</sup>cm<sup>-2</sup> に対応するドナーのみが含まれる場合とほぼ等価 である。したかって、この叡垠の導電型は『型と なり、メナヤネル塑薄膜トランジスタのソース。 ドレイン領域を形成することになる。最後に、第 2國(d)のよりに、イオン打ち込み時のマスク としたフォトレジストを除去した後、層間絶象膜 215を推模させる。さらにコンダクトホールを 開口した後、ソース電極216,218及びドレ イン電極217.219を形成して、本発明によ る相補型存款トランツスタは完成する。

第 8 図は、とのように構成された薄膜トランジスタのOB電流を示すグラフである。接触は薄膜トランジスタのOB電流であり、チャネル長 10 /mc のトランジスタに、ゲート電圧

的V, ドレイン電圧5マを印加したときのドレイン 電流と定義している。横輪は最初に全面に打ち込 むポロンのドーメ量である。2度目にミチャネル 領域のみに打ち込むリンの趣度は 3 × 10 <sup>is ca™</sup>でー 定である。グラフから明らかなように、ポロンのド ーメ量の増加と共に、アチヤネル型海膜トラング スタの 0 B 電流は増加し、1 × 10 mm 以上で飽和 の傾向で見られる。一方、『チャネル型薄膜トラ ンジスタのロ N 電流は l × 10<sup>55</sup>cm<sup>--1</sup>以下ではほとん ·ど変化しないが、1×10<sup>18</sup>cm<sup>-8</sup>以上で急激に減少す る。とれらの現象はいずれる、ソース・ドレイン 質域の抵抗を考慮することによって説明できる。 ナなわち、Pチャネル型準度トランジスタのソー ス・ドレイン領域の抵抗はポロンのドーズ性の増 大に伴なって彼少するためON尾流は増加するが、 1 × 10<sup>18</sup>cm<sup>-3</sup>以上では、ソース・ドレイン領域の抵 抗よりもチャネル抵抗の方が支配的になるため、 これ以上ドーズ量を増してもロ目電流は変化しな い。一方、ヨチャネル型帯膜トランジスタのソー ス・ドレイン領域の抵抗は、ポロンのドーズ量と

リンのドーズ量(8×10<sup>18</sup>cm<sup>-2</sup>)の双方で決定される。ポロンのドーズ量が少ないならばリンが支配的になりソース・ドレイン領域の抵抗は充分低くたるが、1×10<sup>18</sup>cm<sup>-2</sup>以上になるとリン濃度を相殺してソース・ドレイン領域の抵抗が高くなり、ロースでは減少する。第8因からわかるように、ポロンのドーズ量は1×10<sup>18</sup>cm<sup>-2</sup>が最適である。この時、双方のトランジスタは共に高い08電流を得ることができる。

第4回は、本発明による相補型薄膜トランジスタの特性を示すグラフである。機能はドレイン電流の対数値であり、機能はゲート電圧である。便宜上、アチャネル型薄膜トランジスタのゲート電圧の極性をメディネル型薄膜トランジスタのものにそろえている。ドレイン電圧は5 ▼である。ソース・ドレイン領域の抵抗の影響も受けずに、良好なトランジスタ特性が得られている。

以上、 b チャネル型 p 膜 トランジスタのソース・ドレイン 領域に、ドナーとアクセブタの双方を含む場合について説明したが、アナヤネル型 p 膜

トランジスタのソース・ドレイン領域に、ドナー とアクセプタを含む場合についても本祭明は全く 同様に成立する。

#### く効果>

本発明によれば、ソース・ドレイン領域の抵抗 の悪影響を受けることたく、優れた特性を有する 根補型寒ឆトランジスタを極めて簡単左裂澄方法 で得ることができる。すなわち、従来の如く、P チャネル型と8チャネル型を別々に作りこむので はなく、全体を一方のタイプで作り、その後、そ の一部を他方のタイプに作り変えるため、製造工 租の間略化が実現される。具体的には、イオン打 ち込みのマスク形成回数を、従来の2回から1回 **化減少させることが可能とたる。元来、薄質トラ** ンジスタは簡単な方法で製造できるところに特徴 があり、製造工程は極めて短い。したがって、そ の中のマスク形成工程が省略できることは、全体 の製造方法の簡略化にかいて極めて大きい比重を 有する。言い換えれば、薄膜トランジスタは、容 易かつ安価に製造されたくては意味がたく、とと に薄膜トランツスタを相補型に構成する最大問題 点があったが、本発明によれば、元来の特徴を生 かした簡単な製造方法で実現できる相補型薄膜ト ランツスタを安価に提供することができる。

#### 図面の簡単な説明

第1図は本発明による相補型 準襲トランジスタ の構造を示す新面図である。

第2図(a)~(a) 仕本発明による相補型薄菓トラン ジスタの製造方法を示す図である。

第8図は本発明による相補選事膜トランジスタ の 0 x 電流とアクセブタ濃度の関係を示すグラフ である。


第4図は本発明による相補題薄膜トランジスタの特性を示すグラフである。

以上


出顧人 株式会社酸酚精工会


代理人 弁理士 最 上





第 1 図





ドーズ 量 ((=\*\*)

# This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

G BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLORED OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY. As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox